Single Photon Avalanche Diode (SPAD) implementation in 28nm FD-SOI CMOS Technology
Implémentation de diode à avalanche à photon unique (SPAD) dans une technologie CMOS FD-SOI 28nm
Résumé
The objectives of this thesis concern the simulation, the design and the characterization of new single-photon avalanche diode (SPAD) structures implemented in 28nm FD-SOI (Fully Depleted Silicon on Insulator) CMOS technology from STMicroelectronics. SPAD photodetectors have a high detection sensitivity (combined with a very short response time) which makes them excellent candidates for Time of Flight (ToF) measurements in telemetry, facial recognition and LIDAR applications (Light Detection and Ranging) for autonomous cars. The integration of the SPAD into the FD-SOI CMOS technology allows to create an intrinsically 3D pixel, i) by implementing the SPAD at the PW (P-Well) / DNW (Deep N-Well) junction into the silicon bulk under the buried oxide (BOX), and ii) by using the silicon film located above the BOX to integrate the associated electronics (quenching and addressing circuits), while optimizing the filling factor with a back-side illumination (BSI) approach. The SPAD realized in the native technology (with respect of all design rules) have highlighted several weak points: a high DCR (Dark Count Rate) for low excess voltages (500Hz/µm2 at Vex = 0.5V for a breakdown voltage of 9.5V) and a predominant breakdown on the edges of the active zone. In this context, the work presented in this thesis has focused on the optimization of the electrical performances of the FD-SOI SPAD by modifications of the structure: adjustments of DNW implantation conditions, modifications of STI (Shallow Trench Isolation) etc. The optimized SPAD FD-SOI structures have experimentally demonstrated a much lower level of DCR (17Hz/µm2 at Vex = 1V for a breakdown voltage of 15.8V). Preliminary electro-optical characterizations were carried out with a photon detection probability of 7% at Vex = 1V and a wavelength of 650nm. Even if this work did not achieve the performance of the state of the art, it explored many paths for optimization, some leading to a significant improvement in the performance of SPAD in this technology. The continuation of this work (association of these SPAD FD-SOI structures optimized with powerful integrated electronics, thinning of the devices to operate with back side illumination etc.) should allow to realize intrinsically 3D SPAD pixels (without the use of wafer-to-wafer bonding) with high performance in the near infrared for embedded 3D imaging applications.
L'objectif de cette thèse concerne la simulation, la conception et la caractérisation de nouvelles structures de diodes à avalanche à photon unique (Single Photon Avalanche Diode - SPAD) implémentées dans la technologie CMOS FD-SOI (Fully Depleted Silicon On Insulator) 28nm de STMicroelectronics. Les photodétecteurs SPAD présentent une grande sensibilité de détection (associée à un temps de réponse très court) qui fait d’eux d’excellents candidats pour la mesure du temps de vol (Time Of Flight – ToF) dans des applications de télémétrie, de reconnaissance faciale et de LIDAR (Light Detection And Ranging) pour les voitures autonomes. L’intégration de la SPAD en CMOS FD-SOI permet de créer un pixel intrinsèquement 3D, i) en incorporant la SPAD au niveau de la jonction PW (P-Well) / DNW (Deep N-Well) dans le silicium bulk sous l’oxyde enterré (BOX) et ii) en utilisant le film silicium situé au-dessus du BOX pour intégrer l'électronique associée au détecteur (circuits d'étouffement et d'adressage), tout en optimisant le facteur de remplissage avec une approche BSI (back side illumination). Les SPAD réalisées dans la technologie native (avec respect des règles de dessin) ont mis en évidence plusieurs points faibles : un DCR (Dark Count Rate) élevé pour des tensions d'excès faibles (500Hz/µm2 à Vex = 0.5V pour une tension de claquage de 9.5V) ainsi qu'un claquage prédominant sur la périphérie de la zone active. Dans ce contexte, les travaux présentés dans cette thèse ont porté sur l'optimisation des performances électriques de la SPAD FD-SOI par des modifications de la structure respectant ou non le procédé de fabrication : adaptation des conditions d’implantation du caisson profond DNW, remaniement des tranchées STI (Shallow Trench Isolation) etc. Les structures SPAD-FD-SOI ainsi optimisées ont démontré expérimentalement un bien meilleur niveau de DCR (17Hz/µm2 à Vex = 1V pour une tension de claquage de 15.8V). Des caractérisations électro-optiques préliminaires ont été réalisées avec une probabilité de détection des photons de l’ordre de 7% à Vex = 1V et une longueur d’onde de 650nm. Même si ces travaux n’ont pas permis d’atteindre les performances des SPAD les plus performantes de l’état de l’art, ils ont exploré de nombreuses voies d’optimisation, certaines conduisant à une amélioration significative des performances des SPAD réalisées dans cette technologie. La poursuite de ces travaux (association de ces structures SPAD FD-SOI optimisées avec une électronique intégrée performante, amincissement des dispositifs pour opérer avec un éclairage par la face arrière etc.) devrait permettre de réaliser des pixels SPAD intrinsèquement 3D (sans recours à du collage de wafers) très performants dans le proche infrarouge pour les applications d’imagerie 3D embarquées.
Origine : Version validée par le jury (STAR)